第29回 静岡東部・山梨支所合同研究発表会
および 東芝キヤリア工場見学会

日時

2018年11月27日(火)

場所

東芝キヤリア(株)空調システムセンターAIRSホール

静岡県富士市蓼原336

JR東海道線富士駅下車徒歩15分または新幹線新富士駅下車徒歩7分

プログラム

東芝キヤリア工場見学会

時刻 プログラム
11:00〜12:00 工場見学
12:00〜13:20 昼食 弁当(1000円・要予約)を用意いたします
12:50〜13:20 東芝空調システムセンターAIRS展示室見学

研究発表会

時刻 プログラム
13:30〜13:35 静岡東部支所長挨拶
13:35〜14:05 特別講演
14:05〜15:50 技術者発表会
16:00〜17:15 招待講演
17:15〜17:20 山梨支所長挨拶

招待講演

大型リチウムイオン電池の実用化と普及による環境、エネルギー問題への貢献

吉田 博一 様(エリーパワー株式会社 代表取締役会長兼社長)

近年、家庭の非常用電源や企業のBCP対策としてのニーズなどから、蓄電システムへの注目度が大変高まっている。蓄電システムが社会インフラの中に本格導入されるためには、電池の安全性確保は不可欠である。エリーパワーは創業以来、電力貯蔵用途に求められる世界トップクラスの安全性、広い動作温度特性、寿命に優れた大型リチウムイオン電池を開発してきた。この度の講演では、エリーパワーの成り立ちから開発への想い、リチウムイオン電池の特性と、様々な分野への取り組みを紹介していただく。

特別講演

山崎貞一賞受賞記念

高感度InSb・InAs 薄膜ホール素子の開発と応用展開

柴崎 一郎 先生(野口研究所 学術顧問)

山崎貞一賞は、科学技術水準の向上とその普及啓発に寄与することを目的とし、また当財団の初代理事長を務めた故山崎貞一氏の科学技術および産業の発展に対する功績、人材の育成に対しての貢献を記念して創設された賞である。半導体及び半導体装置分野において2018年度受賞が決定した柴崎先生に、受賞題目について講演していただく。

技術者発表

SY25-01

圧縮機回転速度可視化と更なる低振動化の可能性検証

李 志剛,木村 茂喜,金森 正樹,神谷 直仁,石田 圭一(東芝キヤリア)
齊藤 徹(東芝)

空調用圧縮機の駆動制御には位置センサレスベクトル制御が適用されており、ロータ位置を推定することで安定した制御を実現している。また、ロータリー圧縮機の負荷脈動影響が大きくなる低速運転領域では、速度変動(推定値)を目安とした振動抑制制御を適用することで、製品の振動抑制をしている。本論文では、高温・高圧環境となる圧縮機内部にも実装可能な位置センサを搭載し、圧縮機の実速度変動可視化による振動抑制制御の最適化を検討したので、その内容を報告する。

SY25-02

セル多重方式インバータを用いたPMSMの高速ドライブ

小川 隆一,濱田 鎮教,滝口 昌司,久保 肇(明電舎)

高圧インバータの構成について、直列接続した単相インバータによるセル多重方式が知られている。この方式ではインバータの多レベル駆動が可能になる。本方式のインバータにおいて非突極同期モータの高速駆動のシミュレーションを行った。高速化にあたっては出力周波数に対する制御の位相遅れが大きくなり、電流制御性能に致命的な影響をきたすことが懸念される。今回はこの位相遅れへの対策について報告する。

SY25-03

二相同期リラクタンスモータの適応制御

西郷 魁人,高野 明夫(沼津工業高等専門学校)

同期リラクタンスモータは,すべりと二次銅損が発生しないため誘導モータに比べ効率がよく,永久磁石を用いないため安価である.本研究では,モータの瞬時トルクを直接トルク制御法によって制御しつつ,速度と位置の制御を行う。また、パルス伝達関数の極とゼロ点が相殺されるように制御器をセルフチューニングする。本稿では制御器のセルフチューニングと機械定数の同定状況について報告する。

SY25-04

ワイド・バンドギャップパワー半導体素子による多段カスコード接続のスイッチング速度向上に関する研究

王 相国,山本 真幸(山梨大学)

本研究では、1.2kV耐圧の炭化珪素(SiC) JFETと低耐圧Si MOSFETによる多段カスコード接続における寄生インダクタンスによる影響と、その影響を回避するための付加的インダクタンスの効果を理論的に調べた。結果、スタックダイ接続やMOSFETゲートループにインダクタンスを付加する実装手法によって、通常の手法に比べ、スイッチング速度が寄生インダクタンスを含まない理想的な回路と同等程度まで改善されることがわかった。

SY25-05

パワーデバイスの積層実装の熱解析

矢野 浩司,米山 雄介(山梨大学)

パワー半導体デバイスの実装においては、近年パワー密度の向上や寄生インダクタンスの低減に向けて3次元実装が検討されている。本研究では伝熱シミュレーションによりパワーデバイスチップを積層実装した場合の温度や応力分布の基礎的な検討をしたので報告する。

その他

主催

電気学会東京支部静岡東部支所

協賛

東芝キヤリア株式会社